4 hours ago TSMC 又一次在共封装光学（Copackaged Optics，CPO）上翻车了，而整个行业现在正一瘸一拐地朝着 NPO（Near-Package Optics）方向挪动。更离谱的是，那些靠着英伟达 BOM（物料清单）给整个 AI TAM（总可服务市场）估值的播客财经圈大佬们，到现在都说不清楚问题到底出在哪里。所以我来替你们做点工程分析吧，毕竟这里显然没人愿意。真正的瓶颈从来都不是“能不能让光在波导里传播”。问题始终是散热，而散热问题本质上又来自封装。具体来说，挑战在于如何把一个光子引擎封装到与交换芯片（Switch ASIC）或者 XPU 相同的基板上，同时又不让良率断崖式下跌，不让可靠性彻底失控。TSMC 的答案是 CoWoS。他们把所有东西都堆到一个巨大的单体硅中介层（Silicon Interposer）上。听起来挺聪明，直到你撞上光刻掩膜尺寸极限（Reticle Limit），然后开始用胶带一样把多个中介层拼接起来。先是 CoWoS-S，然后是 CoWoS-R，再然后是 CoWoS-L，照这个趋势发展下去，下一个版本估计该叫 CoWoS-PleaseStop 了。每增加一个 Chiplet、每增加一组 HBM 堆栈，整个中介层上的缺陷概率都会进一步累积。最终只要有一个裸片出问题，一个价值数万美元的封装就只能直接进垃圾桶。CoWoS 在热管理方面蠢得令人发指，业内所有人其实都知道这一点。这也是为什么产能始终无法真正扩张，也是为什么黄仁勋现在像夜店门口的保镖一样，决定谁能穿过天鹅绒围栏拿到 GPU。现在再想象一下把对温度极度敏感的光子器件也塞进去。真正能够让共封装光学跑通，并最终扩展到整柜部署（Rack Scale）的公司只有一家。不是 Lumentum，也不是 Coherent，而是——Intel。Intel 的 EMIB（Embedded Multi-Die Interconnect Bridge）方案彻底摆脱了那个巨大、受掩膜尺寸限制的硅中介层，转而采用一个很小的硅桥，只在真正需要的地方完成高密度互连。最困难的部分被局部化了，热量也被局部化了，因此良率高得离谱。拿 EMIB 和 CoWoS 做比较其实非常有意思。EMIB 在相当于 12 个 Reticle 面积级别的大型封装中依然能保持超过 95% 的良率，而 CoWoS 在超过约 5.5 个 Reticle 后良率就会开始断崖式下跌，情况就是这么糟。现在再想想把热敏感的光子器件加进去会发生什么。很多人不知道的是，Intel 在硅光领域已经持续投入了大约 25 年。2024 年他们展示了一款 Optical I/O Chiplet，能够实现 2 Tbps 双向带宽，能耗约为 5 pJ/bit。光子集成电路（PIC）和电子集成电路（EIC）被直接共封装在 ASIC 旁边，而这一切能够实现的关键正是 EMIB。更重要的是，他们实际上已经完成了光纤连接（Fiber Attach）以及可靠性和测试流程的验证，而且达到了 JEDEC 等级标准。很多公司在讨论共封装光学时都会轻描淡写地带过这些问题，直到产品真正进入生产环境，链路开始频繁掉线，他们才发现事情远比想象中复杂。我的预测非常明确：未来五年内，Intel 将拿下超过 90% 的共封装硅光市场，因为根本没有替代方案。 Expand hidden content bubble boi FixupX bubble boi (@bubbleboi) TSMC fumbles Copackaged optics for the Nth time like some fucking donkeys and now the whole industry is limping towards NPO, and the pod bros who price the entire AI TAM off Nvidia’s BOM line items still can’t actually explain what the problem is. So let…
